PCI-E 密碼卡

支持標準(zhun)接(jie)口(kou)：密(mi)碼卡(ka)API 接(jie)口(kou)符合GM/T 0018《密(mi)碼設備應用接(jie)口(kou)規范》標準(zhun)接(jie)口(kou)規范，通用性(xing)好(hao)。

支(zhi)持內核接(jie)口(kou)(kou)：對于 VPN 等特殊的應(ying)用(yong)系統(tong)，提(ti)供了在(zai)操作系統(tong)內核中(zhong)調(diao)用(yong)密(mi)碼卡的編程接(jie)口(kou)(kou)。接(jie)口(kou)(kou)支(zhi)持同步和(he)異步調(diao)用(yong)模式。

標準(zhun)PCI-e高速數據接(jie)口(kou)：采(cai)用標準(zhun)PCI-e及mPCIe通用接(jie)口(kou)，保證(zheng)數據高速傳輸。

支持多種操作系統：可支持32/64位的Windows、Linux、FreeBSD等操作系統。

PCIE加密卡(ka)技術特征摘要

一種(zhong)(zhong)基(ji)于(yu)(yu)(yu)PCle接(jie)(jie)(jie)(jie)口(kou)(kou)(kou)(kou)的(de)(de)(de)密(mi)(mi)(mi)碼卡(ka)(ka)，其(qi)特征在于(yu)(yu)(yu)，它包(bao)(bao)(bao)括ZYNQ主(zhu)處(chu)(chu)理(li)(li)(li)器(qi)(qi)、存(cun)(cun)(cun)(cun)儲(chu)(chu)(chu)模(mo)(mo)塊(kuai)(kuai)(kuai)和(he)PCle接(jie)(jie)(jie)(jie)口(kou)(kou)(kou)(kou)，minipcie密(mi)(mi)(mi)碼卡(ka)(ka)報價，所(suo)(suo)(suo)述(shu)ZYNQ主(zhu)處(chu)(chu)理(li)(li)(li)器(qi)(qi)的(de)(de)(de)存(cun)(cun)(cun)(cun)儲(chu)(chu)(chu)信(xin)(xin)號輸(shu)(shu)(shu)出輸(shu)(shu)(shu)入(ru)(ru)(ru)端(duan)(duan)與(yu)(yu)存(cun)(cun)(cun)(cun)儲(chu)(chu)(chu)模(mo)(mo)塊(kuai)(kuai)(kuai)的(de)(de)(de)存(cun)(cun)(cun)(cun)儲(chu)(chu)(chu)信(xin)(xin)號輸(shu)(shu)(shu)入(ru)(ru)(ru)輸(shu)(shu)(shu)出端(duan)(duan)連接(jie)(jie)(jie)(jie)，ZYNQ主(zhu)處(chu)(chu)理(li)(li)(li)器(qi)(qi)的(de)(de)(de)通信(xin)(xin)信(xin)(xin)號輸(shu)(shu)(shu)入(ru)(ru)(ru)輸(shu)(shu)(shu)出端(duan)(duan)與(yu)(yu)PCle接(jie)(jie)(jie)(jie)口(kou)(kou)(kou)(kou)的(de)(de)(de)通信(xin)(xin)信(xin)(xin)號輸(shu)(shu)(shu)出輸(shu)(shu)(shu)入(ru)(ru)(ru)端(duan)(duan)連接(jie)(jie)(jie)(jie)，PCle接(jie)(jie)(jie)(jie)口(kou)(kou)(kou)(kou)與(yu)(yu)外(wai)部(bu)服務(wu)器(qi)(qi)連接(jie)(jie)(jie)(jie)，所(suo)(suo)(suo)述(shu)ZYNQ主(zhu)處(chu)(chu)理(li)(li)(li)器(qi)(qi)用(yong)(yong)(yong)于(yu)(yu)(yu)接(jie)(jie)(jie)(jie)收PCle接(jie)(jie)(jie)(jie)口(kou)(kou)(kou)(kou)發送的(de)(de)(de)業(ye)(ye)務(wu)請(qing)求包(bao)(bao)(bao)，minipcie密(mi)(mi)(mi)碼卡(ka)(ka)，并將該業(ye)(ye)務(wu)請(qing)求包(bao)(bao)(bao)進(jin)行(xing)加密(mi)(mi)(mi)處(chu)(chu)理(li)(li)(li)；所(suo)(suo)(suo)述(shu)存(cun)(cun)(cun)(cun)儲(chu)(chu)(chu)模(mo)(mo)塊(kuai)(kuai)(kuai)用(yong)(yong)(yong)于(yu)(yu)(yu)存(cun)(cun)(cun)(cun)儲(chu)(chu)(chu)密(mi)(mi)(mi)鑰；所(suo)(suo)(suo)述(shu)PCle接(jie)(jie)(jie)(jie)口(kou)(kou)(kou)(kou)用(yong)(yong)(yong)于(yu)(yu)(yu)將加密(mi)(mi)(mi)處(chu)(chu)理(li)(li)(li)后的(de)(de)(de)業(ye)(ye)務(wu)請(qing)求包(bao)(bao)(bao)回傳至外(wai)部(bu)服務(wu)器(qi)(qi)。2.根(gen)據(ju)(ju)權(quan)(quan)利要(yao)求1所(suo)(suo)(suo)述(shu)的(de)(de)(de)一種(zhong)(zhong)基(ji)于(yu)(yu)(yu)PCle接(jie)(jie)(jie)(jie)口(kou)(kou)(kou)(kou)的(de)(de)(de)密(mi)(mi)(mi)碼卡(ka)(ka)，其(qi)特征在于(yu)(yu)(yu)，所(suo)(suo)(suo)述(shu)ZYNQ主(zhu)處(chu)(chu)理(li)(li)(li)器(qi)(qi)包(bao)(bao)(bao)括ARM處(chu)(chu)理(li)(li)(li)器(qi)(qi)和(he)FPGA模(mo)(mo)塊(kuai)(kuai)(kuai)，所(suo)(suo)(suo)述(shu)ARM處(chu)(chu)理(li)(li)(li)器(qi)(qi)和(he)FPGA模(mo)(mo)塊(kuai)(kuai)(kuai)通過高速(su)片(pian)內總線(xian)進(jin)行(xing)互連，ARM處(chu)(chu)理(li)(li)(li)器(qi)(qi)的(de)(de)(de)存(cun)(cun)(cun)(cun)儲(chu)(chu)(chu)信(xin)(xin)號輸(shu)(shu)(shu)出輸(shu)(shu)(shu)入(ru)(ru)(ru)端(duan)(duan)與(yu)(yu)存(cun)(cun)(cun)(cun)儲(chu)(chu)(chu)模(mo)(mo)塊(kuai)(kuai)(kuai)的(de)(de)(de)存(cun)(cun)(cun)(cun)儲(chu)(chu)(chu)信(xin)(xin)號輸(shu)(shu)(shu)入(ru)(ru)(ru)輸(shu)(shu)(shu)出端(duan)(duan)連接(jie)(jie)(jie)(jie)，FPGA模(mo)(mo)塊(kuai)(kuai)(kuai)的(de)(de)(de)通信(xin)(xin)信(xin)(xin)號輸(shu)(shu)(shu)入(ru)(ru)(ru)輸(shu)(shu)(shu)出端(duan)(duan)與(yu)(yu)PCle接(jie)(jie)(jie)(jie)口(kou)(kou)(kou)(kou)的(de)(de)(de)通信(xin)(xin)信(xin)(xin)號輸(shu)(shu)(shu)出輸(shu)(shu)(shu)入(ru)(ru)(ru)端(duan)(duan)連接(jie)(jie)(jie)(jie)。3.根(gen)據(ju)(ju)權(quan)(quan)利要(yao)求2所(suo)(suo)(suo)述(shu)的(de)(de)(de)一種(zhong)(zhong)基(ji)于(yu)(yu)(yu)PCle接(jie)(jie)(jie)(jie)口(kou)(kou)(kou)(kou)的(de)(de)(de)密(mi)(mi)(mi)碼卡(ka)(ka)，其(qi)特征在于(yu)(yu)(yu)，ARM處(chu)(chu)理(li)(li)(li)器(qi)(qi)為雙核(he)Cortex-A9，采(cai)用(yong)(yong)(yong)非對稱(cheng)模(mo)(mo)式，一個核(he)運(yun)行(xing)Linux系(xi)(xi)統(tong)，另一個核(he)沒有(you)操作系(xi)(xi)統(tong)，直接(jie)(jie)(jie)(jie)運(yun)行(xing)程序(xu)，與(yu)(yu)FPGA模(mo)(mo)塊(kuai)(kuai)(kuai)實現(xian)交(jiao)互。4.根(gen)據(ju)(ju)權(quan)(quan)利要(yao)求3所(suo)(suo)(suo)述(shu)的(de)(de)(de)一種(zhong)(zhong)基(ji)于(yu)(yu)(yu)PCle接(jie)(jie)(jie)(jie)口(kou)(kou)(kou)(kou)的(de)(de)(de)密(mi)(mi)(mi)碼卡(ka)(ka)，其(qi)特征在于(yu)(yu)(yu)，所(suo)(suo)(suo)述(shu)存(cun)(cun)(cun)(cun)儲(chu)(chu)(chu)模(mo)(mo)塊(kuai)(kuai)(kuai)包(bao)(bao)(bao)括：采(cai)用(yong)(yong)(yong)QSPl FLASH實現(xian)的(de)(de)(de)程序(xu)存(cun)(cun)(cun)(cun)儲(chu)(chu)(chu)器(qi)(qi)；采(cai)用(yong)(yong)(yong)eMMC實現(xian)的(de)(de)(de)數(shu)據(ju)(ju)/密(mi)(mi)(mi)鑰存(cun)(cun)(cun)(cun)儲(chu)(chu)(chu)器(qi)(qi)；采(cai)用(yong)(yong)(yong)DDR3實現(xian)的(de)(de)(de)動態存(cun)(cun)(cun)(cun)儲(chu)(chu)(chu)器(qi)(qi)，minipcie密(mi)(mi)(mi)碼卡(ka)(ka)價格(ge)，所(suo)(suo)(suo)述(shu)數(shu)據(ju)(ju)/密(mi)(mi)(mi)鑰存(cun)(cun)(cun)(cun)儲(chu)(chu)(chu)器(qi)(qi)的(de)(de)(de)存(cun)(cun)(cun)(cun)儲(chu)(chu)(chu)容量大為128GB。5.根(gen)據(ju)(ju)權(quan)(quan)利要(yao)求4所(suo)(suo)(suo)述(shu)的(de)(de)(de)一種(zhong)(zhong)基(ji)于(yu)(yu)(yu)PCle接(jie)(jie)(jie)(jie)口(kou)(kou)(kou)(kou)的(de)(de)(de)密(mi)(mi)(mi)碼卡(ka)(ka)，minipcie密(mi)(mi)(mi)碼卡(ka)(ka)公司(si)，其(qi)特征在于(yu)(yu)(yu)，所(suo)(suo)(suo)述(shu)FPGA模(mo)(mo)塊(kuai)(kuai)(kuai)內部(bu)設有(you)一個雙口(kou)(kou)(kou)(kou)RAM，用(yong)(yong)(yong)于(yu)(yu)(yu)存(cun)(cun)(cun)(cun)儲(chu)(chu)(chu)PCle接(jie)(jie)(jie)(jie)口(kou)(kou)(kou)(kou)接(jie)(jie)(jie)(jie)收到的(de)(de)(de)外(wai)部(bu)服務(wu)器(qi)(qi)數(shu)據(ju)(ju)。

PCIE密碼卡

高速電路時鐘信號頻率較高，時鐘信號的抖動、漂移、畸變對系統有很大影響，高速PCB的設計就要求信號波形受干擾要小。所以，要優先考慮系統的時鐘分配和走線等問題。高速時鐘信號要優先布線，其中首要考慮系統的主時鐘信號線，走線要盡可能的短，走直線，且避免過孔，為防止時鐘與電源之間的干擾，時鐘信號也要避開電源部分。當同一電路板上用到多個不同頻率的時鐘時，兩根不同頻率的時鐘線不能并行走線，而對于多個器件使用同一頻率時鐘信號，可采用蜘蛛型、樹狀型、分枝型時鐘分配網絡。